作者  ：shisung  |
Posted：2004-11-02 04:11 | |
 |
我剛想到一ㄍ問題喔！就是CL是不是會跟著記憶體的外頻變化阿？
用CPU-Z 1.24 測勝創512MB DDR433 SPD
跑200外頻，CL顯示2.5
跑133外頻，CL顯示2
沒顯示166外頻，可以跑ㄇ？
為什麼記憶體外頻愈高，CL愈長ㄋ？？
還有就是現在主機板記憶體ㄉ外頻是不是都跟CPUㄉ原始外頻分開跑的阿？
那PCI,AGP的速度會跟著調高嗎？還有硬碟是跑哪一個的阿？可以固定嗎(就是分開跑)？只調CPUㄉ外頻？
還有那個CPU L1分2個快取，P4和Athlon都有Data Cache，另一個Athlon會顯示Instruction Cache，P4則是顯示Trace Cache，單位顯示KuOps。
可以告訴我那個Instruction Cache和Trace Cache的差別和中文名稱嗎？
還有KuOps是啥玩意？我想知道它ㄉ全部英文和中文名稱？
Instruction Cache和Data Cache有可能大小不一樣嗎？
3Q~
|
|
| |
：訪客 |
Posted：2005-03-31 21:04:00 |
| |
| |
我跟您解釋一下 CL是DRAM內部一個取資料訊號送出後 經過多少時間 資料被找到,白話點,假如你媽是CPU 他要你去房間(DRAM內部存放空格)拿一件衣服給她 你要經過5分鐘材找到送給她 那這5分鐘就是你的反應時間 也就是CL... 而電腦的時間對應真實的時間是可以調的 整個系統要統一 或者呈倍數 這樣說好了 我們給主機板一個單位的時間(CLOCK)若是 5ns(一個週期的時間),那麼就可倒數推出頻率...200MHz(一秒鐘跑200*10之6次方 次數) 也就是外頻FSB 而現在的 DDR是一個時脈可以送出兩筆資料 所以就是200*2=400MHz 也就是DDR 400, 假如跑DDR400時 CL=3 那這時主機板和Ram的一個時脈都是 5ns 所以 5ns*3=15ns ,這15ns就是真實CL的時間,當您 降頻跑 主機板166MHz 則 一個時脈會變成CLK=6ns ,所以 15ns/6ns=2.5 (CLK) ,反之 超頻跑到DDR500 (系統250MHz),則 CLK=4ns 15ns/4ns=3.5(大約),這就是為什麼超頻跟降頻CL值會改變的原因 不管超頻或降頻 CL轉為真實的時間(ns)是不會變的 最後 這些都是可以寫在SPD裡面去設定的 所以有的公司也可能寫成你降頻都沒變
|
|
| |
：訪客 |
Posted：2005-11-09 22:22:00 |
| |
|
|
|
記憶體超頻和CLㄉ問題？ 
